University of Oulu

Managing SystemVerilog HDL platform using IP-XACT methodology

Saved in:
Author: Similä, Olli1
Organizations: 1University of Oulu, Faculty of Information Technology and Electrical Engineering, Electrical Engineering
Format: ebook
Version: published version
Access: open
Online Access: PDF Full Text (PDF, 1.2 MB)
Persistent link: http://urn.fi/URN:NBN:fi:oulu-201709082870
Language: English
Published: Oulu : O. Similä, 2017
Publish Date: 2017-09-11
Physical Description: 64 p.
Thesis type: Master's thesis (tech)
Tutor: Lahti, Jukka
Reviewer: Rahkonen, Timo
Lahti, Jukka
Description:

Abstract

This thesis work explains the IP-XACT standard that is used to describe components and designs inside electronic systems in a language and vendor neutral way. The standard aims to accelerate and automate design and verification process by offering a practical solution for design reuse. A brief overview of the standard is presented with descriptions of its top level elements, history and recent new features.

Available open source and commercial IP-XACT tools, their intended use and main features are listed. The level of support offered for SystemVerilog by the tools is inspected. Known limitations of the IP-XACT standard and practical challenges in building IP-XACT based design flow are discussed. This work documents a test project where IP-XACT methodology is applied to a legacy SystemVerilog design containing complex SystemVerilog interface connections and complicated configuration parameter definitions. It was noted during the test project that problems related to the SystemVerilog Interfaces prevent hierarchical packaging of most IPs in the target design, make creation of new designs difficult and complicate the process of building a system map.

Based on the results of the test project and other known SVI related limitations, a recommendation is given that the SVIs should be removed from the design or at least their usage needs to be limited in order to build a successful IP-XACT design flow. Configuration parameter definitions should also be simplified. A conclusion is made that the memory map related features of the IP-XACT can be used without any modifications to the SystemVerilog design.

see all

SystemVerilog-toteutuksen hallinnointi IP-XACT -metodologialla

Tiivistelmä

Tässä diplomityössä tutustutaan IP-XACT -standardiin, jota käytetään kuvaamaan elektronisissa järjestelmissä olevia komponentteja ja toteutuksia kuvauskielestä ja valmistajasta riippumattomalla tavalla. Standardin tavoitteena on nopeuttaa ja automatisoida suunnittelua ja verifiointia tarjoamalla toimiva ratkaisu sähköisten järjestelmien rakenneosien uudelleen käytölle. Diplomityössä käydään läpi lyhyt yleiskuvaus IP-XACT standardista, sen pääelementeistä, historiasta sekä uusista ominaisuuksista. Työssä esitellään IP-XACT -pohjaisen suunnitteluvuon vaiheet sekä niihin kuuluvat aktiviteetit pääpiirteissään.

Tällä hetkellä tarjolla olevat kaupalliset IP-XACT -työkalut sekä avoimen lähdekoodin ohjelmistot ja niiden käyttötarkoitukset sekä tärkeimmät ominaisuudet käydään läpi. Työkaluissa tarkemman tarkastelun kohteena on tuki SystemVerilog-kovonkuvauskielelle. Työssä esitellään myös tiedossa olevat standardin rajoitteet ja IP-XACT -pohjaisen suunnitteluvuon toteutukseen liittyvät käytännön haasteet. Työssä dokumentoidaan testiprojekti, jossa IP-XACT metodologiaa käytetään SystemVerilog-pohjaiseen toteutukseen, joka sisältään monimutkaisia SystemVerilog interface -liitäntöjä sekä parametrimäärittelyjä. Projektin aikana todettiin, että SystemVerilog interface -liitännät estävät useiden komponenttien hierarkkisen paketoinnin, tekevät uusien toteutusten luomisesta hankalaa sekä systeemin muistikartan laatimisesta monimutkaista.

Testiprojektin tulosten sekä muiden tiedossa olevien SystemVerilog interface -liitäntöjen käyttöön liittyvien rajoitusten perusteella todetaan, että ne tulisi poistaa kohdetoteutuksesta tai ainakin niiden käyttöä tulisi rajoittaa, jotta IP-XACT -pohjaisen suunnitteluvuon rakentaminen onnistuisi. Myös parametrimäärittelyjä tulisi yksinkertaistaa. IP-XACT -standardin muistikarttoihin liittyvät ominaisuudet todetaan käyttökelpoisiksi myös ilman SystemVerilog-toteutukseen vaadittavia muutoksia.

see all

Subjects:
Copyright information: © Olli Similä, 2017. This publication is copyrighted. You may download, display and print it for your own personal use. Commercial use is prohibited.