Intelin High Level Synthesis Compiler -ohjelman ominaisuudet
Hänninen, Tony (2019-05-13)
Hänninen, Tony
T. Hänninen
13.05.2019
© 2019 Tony Hänninen. Tämä Kohde on tekijänoikeuden ja/tai lähioikeuksien suojaama. Voit käyttää Kohdetta käyttöösi sovellettavan tekijänoikeutta ja lähioikeuksia koskevan lainsäädännön sallimilla tavoilla. Muunlaista käyttöä varten tarvitset oikeudenhaltijoiden luvan.
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:oulu-201905141748
https://urn.fi/URN:NBN:fi:oulu-201905141748
Tiivistelmä
The increasing complexity of systems and applications increases workload and makes development cycles longer. High-Level Synthesis (HLS) tools have been developed to alleviate this by raising the level of abstraction from Register Transfer Level (RTL). This work introduces the basics of Field Programmable Gate Arrays (FPGA) and HLS. The Intel HLS Compiler and its features are studied in more detail. Intel HLS compiler is a commercial HLS tool, which takes in untimed C++ as input and generates production-quality RTL that is optimized for Intel FPGAs. Laitteistojen ja systeemien kasvava kompleksisuus kasvattaa työmäärää ja pidentää suunnitteluvuohon kuluvaa aikaa. Korkean tason synteesin (HLS) työkalut ovat kehitetty automatisoimaan ja nopeuttamaan digitaalisuunnittelua nostamalla abstraktiotasoa korkeammalle rekisterinsiirtotasolta (RTL). Tässä työssä kuvataan FPGA-piirien ja HLS:n perusperiaatteet, jonka jälkeen Intel HLS Compiler -työkalua tutkitaan tarkemmin. Intel HLS Compiler on työkalu, joka generoi RTL-koodia C++-kielellä kirjoitetuista algoritmeista.
Kokoelmat
- Avoin saatavuus [31941]